サムスン電子、２０２５年から２ナノ半導体量産…工程ロードマップを初公開
グローバルファウンドリ（半導体委託生産）業界で、次世代先端工程の「2ナノメートル（1ナノメートルは10億分の1メートル）」量産競争に火がついた。ファウンドリ1位の企業である台湾の「TSMC」が今年下半期に2ナノ半導体の試作品の生産準備に着手した中で、サムスン電子も2025年に本格的に2ナノ量産に入る計画を明かした。米政府が強く支援している伝統企業「インテル」もファウンドリ部門への投資を大幅に強化しており、企業間の競争が激しくなる見通しだ。
サムスン電子は27日（現地時間）、米シリコンバレーで「サムスン・ファウンドリ・フォーラム2023」を開き、具体的な2ナノ以下ファウンドリ工程のロードマップを発表した。2ナノ工程は2025年、モバイル用半導体の生産から始まる。2026年にはハイパフォーマンス・コンピューティング（HPC）に2ナノ工程を適用し、2027年には車向け半導体工程に拡大する。半導体回路の線幅を意味するナノメートルの単位が小さくなるほど、低電力、高性能、超小型半導体を作ることができる。2ナノ工程は3ナノ工程に比べて性能が12%、電力効率が25%向上するとサムスン電子は説明した。
現在、最新工程技術で最も進んでいる企業はTSMCとサムスン電子。3ナノ工程の基準でサムスン電子の技術力がTSMCに比べて1年ほど遅れているが、2ナノの量産が本格化する2025年には両社間の差がなくなる見通しだ。昨年6月、ナノ競争の中核とされるGAA（Gate All Around）トランジスタ技術を3ナノ半導体の量産に真っ先に導入したのが、技術逆転の契機になるとサムスン電子はみている。GAA技術は、工程の微細化によるトランジスタ性能の低下を克服し、データ処理速度と電力効率を高める次世代半導体の中核技術。TSMCは2025年の2ナノ工程からこの技術を適用する予定だという。
TSMCは来年初めに計画していた2ナノ工程の試作品の生産を今年末に繰り上げることを目指している。技術力で急速に追い上げているサムスン電子とファウンドリ事業に再び参入したインテルをけん制するための措置とみられる。2ナノの量産準備にライバル社より早く着手すれば、ファウンドリ事業の核心である顧客会社の確保にも安定的な位置を占めることができる。台湾メディア「自由時報」は「TSMCが2ナノ工程の顧客会社としてアップルとエヌビディアを確保した」と報じた。
3ナノ以下のファウンドリ工程は関連企業の激戦地になる見通しだ。市場調査機関「オムディア」は、世界の半導体市場規模が2023年の5528億ドルから2026年まで7162億ドルへと年平均9.1%成長し、ファウンドリ市場は2023年の1202億ドルから2026年には1879億ドルへと年平均12.9%の成長を遂げると予想した。特に、3ナノ以下の工程がファウンドリ売上全体に占める割合は、同期間に8%から24.4%へと増加するものと予想される。
サムスン電子は後発企業のインテルと日本のラピダスの追い上げもけん制しなければならない状況だ。インテルはコンピューター半導体分野でこれまでの経験を基に、ドイツやポーランド、イスラエルなどに半導体工場の新規建設を発表した。インテルは2024年上半期に2ナノ工程を導入し、2025年下半期からは1.8ナノ工程を生産ラインに導入する計画だ。
日本の半導体企業であるラピダスも米IBMと協力し、2027年から2ナノ半導体を量産すると発表した。ただし、業界では「3ナノ工程を跳び越えて超微細工程の2ナノ級半導体を量産した場合、安定的な収率と品質が保障されるかは未知数」だという反応を示している。
訳H.J
